八位竞赛抢答器电子系统电路分析与设计

　　0 引 言

　　数字技术是当前发展最快的学科之一，数字逻辑器件已从20世纪60年代的小规模集成电路(SSI)发展到目前的中、大规模集成电路(MSI，LSI)及超大规模集成电(VLSI)。相应地，数字逻辑电路的设计方法在不断的演变和发展，由原来单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计(中、小规模集成器件)、软件逻辑设计(软件组装的LSI和VSI，如微处理器、单片机等)及兼有二者优点的专用集成电路(ASIC)设计。目前数字电子技术已经广泛地应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，功能高，而且容易实现测量的自动化和智能化。随着集成技术的发展，尤其是中，大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。

　　抢答器主要用于选手做抢答题时，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则。

　　l 原理分析

　　(1)抢答器同时供八名选手或八个代表队比赛，分别用八个按钮S0～S7表示。

　　(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。

　　(3)抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。

　　(4)抢答器具有定时抢答功能，且一次抢答的时间由主持人设定(如30 s)。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0．5 s左右。

　　(5)参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

　　(6)如果定时时间已到，无人抢答，该次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

　　2 设计原理与参考电路

　　(1)图1为数字抢答器为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

　　

　　(2)参考电路如图2所示。电路包括编码器74LS148，以及S0～S7八位二进制BCD码编码开关，4个74LS279的RS触发器作存储电路和74LS48译码器及显示电路。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程为：开关S置于“清除”端时，RS触发器的清零端均为0，4个触发器输出置0，使74LS148之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时(如按下S5)，74LS148的输出经RS锁存后，Q1=1，74LS48处于工作状态，Q4Q3 Q2=101，经译码显示为“5”。此外，Q1=1，使74LS148=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148由于仍为Q1=1，使Q1=1，所以74LS148仍处于禁止状态，确保不会出两次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。

　　

　　由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示(电路包括555定时器，两块74LS192存储器，两块74LS48显示译码器)。

　　(3)报警电路。由555定时器和三极管构成的报警电路(包括555定时器构成的多偕振荡器和三极管功率放大器及扬声器组成)如图4所示。其中555构成多谐振荡器，振荡频率f0=1．43／[(R1+2R2)C]，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。

　　(4)时序控制电路(包括定时信号产生电路与门G1、与非门G2和一个74LS18)。时序控制电路是抢答器设计的关键，它主要完成以下三项功能：

　　①主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态；

　　②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作；

　　③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

　　根据上面的功能要求以及图4所示电路，设计的时序控制电路如图5所示。图5中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。图5的工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自于图3中的74LS279的输出Q1=0，经G2反相，A=1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为1，门G2的输出为0，使74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，Q1=1，经G2反相，A=0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出等于1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则“定时到信号”为0，G2=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。

　　

　　(5)整机电路设计。

　　经过以上各单元的设计，可以得到定时抢答器的整体电路。如图6所示：

　　

　　3 实验调试

　　(1)组装调试抢答器电路；

　　(2)设计可预置时间的定时电路，并进行组装和调试。当输入1 Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号；

　　(3)组装调试报警电路；

　　(4)完成定时抢答器的联调，注意各部分电路之间的时序配合关系。

　　然后检查电路各部分的功能，使其满足设计要求。

　　4 结 语

　　通过实验和测试，抢答器达到了设计要求，且具有电路设计简单经济，所有元件比较常见，很适合电子技术的设计实验。对电子技术综合知识的教学运用有一定帮助。